Title of Invention: CRT Display Control System

Publication Number: Japanese Patent Application Laid-open

Sho 57 No. 169790

Publication Date: October 19, 1982 Priority Country: Japan

Application Number: Japanese Patent Application Sho 56 No. 54292

Application Date: April 13, 1981

Applicant: Casio Computer Co., Ltd (0← number of other applicants)

Inventor: Yutaka HARUNA (0 ← number of other inventors)


Int. Cl^3 : G 09 G 1/06

Configuration:

Fig. 1 shows an example of a circuit block diagram for a CRT display control system which uses a partial area of a main memory as a screen buffer memory as well as carrying out display performance while refreshing a CRT screen by way of DMA (Direct Memory Access) transferring system under control by a CRT controller. This apparatus comprises a plurality of line buffers which is separately disposed from the screen buffer memory on the CRT controller side while each line buffer is capable of storing a display data per one line, and a control means for writing in display data per a line by DMA transferring discretely from the screen buffer memory in the main memory while refreshing the CRT screen by reading out display data per one line from another line buffer. In Fig. 1, CPU 1 controls input process of the display data and write in thereof into the screen buffer memory disposed in the main memory 3 by way of the DMA controller 2. The display data per one line read out from the main memory 3 by DMA transfer is written either line buffer 5 or line buffer 6 by way of multiplexer Subsequently, display data per one line in either the line buffer 5 or 6 is read out and provided to unillustrated character generator by way of multiplexer 7 and displayed on the CRT screen. As the CRT controller 8 receives DMA ENABLE signal, selection signal SELECT is output, which is directly fed to the multiplexer 4 while is fed to the multiplexer 7 by way of inverter 9. When,

for example, as the line buffer 5 would be selected and display data per one line would be DMA-transferred from the main memory 3, display data per one line which has been previously transferred into the line buffer 6 would be read out from the line buffer 6 and displayed on the CRT screen. Meanwhile, display data per one line from the main memory 3 would be DMA-transferred to the line buffer 6, display data per one line would be read out from the line buffer 5 and displayed on the CRT screen.

Fig. 1



(19) 日本国特許庁 (JP)

10 特許出願公開

⑫ 公開特許公報 (A)

昭57—169790

⑤Int. Cl.³G 09 G 1/06

識別記号

庁内整理番号 7923-5C 砂公開 昭和57年(1982)10月19日

発明の数 1 審査請求 未請求

(全 5 頁)

每CRT表示制御方式

②特 願 昭56-54292

願 昭56(1981)4月13日

⑫発 明 者 春名豊

東大和市桜が丘2丁目229番地カ

シオ計算機株式会社東京工場内

⑪出 願 人 カシオ計算機株式会社

東京都新宿区西新宿2丁目6番

1号

個代 理 人 弁理士 山田靖彦

明 細 會

1. 発明の名称

20出

CRT表示制御方式

2. 特許請求の範囲

メインメモリの一部領域をスクリーンパッファメモリに兼用し、且つCRTコントローラの製作下にDMA(Direct Memory Access)を送方式によりCRT関節をリンシュしながら表示的作を行うCRT製において、上記スタリーンペッファムにおいて、上記スタリーンペッファムにおいて、上記スタリーンペッファムにおいて、上記スタリーンペッファムを担けて、日本のラインパッファムを対しておいたのラインパッファムを対しておいたのリークを対していることを特徴とするCRT製売の方式。

8. 発明の詳細な説明

この発明はCRT疫景制御方式に関する。

ところで上記ラインパッファに対する表示データのDMA転送処理時には、CPUは他のශ末機器等に対する処理を実行せず、ホールド状態となっている。しかして上記システムの場合、ラインパッファが1本しか設けられていないために、9

持開昭57-169790 (2)

フレッシュ処理のためのDMA転送の頻度が高く、 したがつてCPUの効率が悪くなり、スループツ トが低下する欠点がある。

この発明は上述した事情を背景になされたもので、その目的とするところは、上記ラインパッファを複数本とすることにより、リフレッシュ処理をCBT関面表示処理とラインパッファへの表示データDMA転送処理とを分散して行え、したがつてCPUの効率が従来より向上するようにしたCBT表示制御方式を提供することである。

以下図面を参照してこの発明の一実施例を説明する。第1図は図路プロック図である。図中、CPU(中央処理接置)1は、例えばキー入力装置から入力される表示データの入力処理動作を制御し、DMAC(Dtreet Memory Access Controller)2を介しメインメモリ3内の一部領域に設けられたスクリーンパッフアメモリに書込ませる。DMAC2は上記メインメモリ3にき込まれた1図面分の表示データを1行分(例えば80文字とする)ずつDMA転送方式により読出し、これにより用

RQの受付け信号HOLD ACKEDMA C 2に出力する一方、C R T コントローラ 8 に対 しDMAイネーブル信号DMA ENABLEを 出力し、CRTコントローラ8の制御下における DMA転送動作を実行可能とさせる。またCRT コントローラ8は上記信号DMA ENABLE を受付けると選択信号8mLECTを出力し、マ ルチプレキサ4に直接与える一方、マルチプレキ サ7にインパータ9を介し与える。そして何えば ラインパツフアをが選択されてメインメモリるか 5.1 行分の表示データが DMA転送されるときに は、ラインパツファ 6内に先に D M A 転送された 1 行分の表示データが数ラインパツファ 6 から銃 出され、CRT 画面上に表示される。他方、ライ ンパツファ6に対しメインメモリ3からの1行分 の表示データがDMA転送されるときには、ライ ンペウフ75から1行分の褒示データが読出され てCRT藺面上に表示される。なお、図中、点線 の左側はCPU側の構成を示し、また右側はCR T餌を示している。

期的にCRT画面をリフレッシュするための回路である。即ち、メインメモリるからDMA転送により読出された1行分の表示データはマルチプレキテ4を介しラインペッフア5またはラインペッフア5またはラインペッフア6内の1行分の表示データは次いで読出されてマルチプレキテ7を介しキャラクタジェネレータ(図示略)に与えられ、CRT画面上に表示される。

でRTコントローラ8は上述したCRT表示動作をCPU1の制御動作と切離して制御する回路であり、即ち、DMAを送動作の類的時にCRTコントローラ8はDMAC2に対しDMAリクエスト信号DRQを出力する。これに対しDMAC2は上記DMAリクエスト信号DRQの受付け借号DACKをCRTコントローラ8に対して出
し、同時にCPU1に対してはメインメモリまに対するデータ書込みを験止(ホールド)ウェスト信号BOLD RQを出力する。そしてCPU1はホールドリクエスト信号BOLD RQを出力する。

上記構成のCRT変示システムの変示動作を、 次に第2図のタイムチャートを参照して説明する と、CPU1の制御下にキー入力装置からの表示 データがメインメモリる内のスクリーンパツァア メモリに告込まれ、次いでCRTコントローラ8 がタイミング与にてDMAリクエスト信号DRQ を出力すると上記メインメモリる内の1行目の姿 示データをCRT側にDMA転送し、CRT関面 をサフレフシュする動作が開始する。即ち、上記 タイミングちにてCRTコントローラ8が信号D RQを出力するとDMACK2は信号DACK、 HOLD RQを夫々、CRTコントローラ 8ま たはCPV1に出力する。そしてCPV1は信号 HOLD RQ、DMA ENABLEを失々出 力し、DMAC2またはCRTコントローラ8に 与える。するとCBTコントローラ B.は、例えば ラインパウファ5にDMA転送される1行分の表 示データを書込み、且つラインパフフア6から1 行分の表示データをキャラクタジェネレータに与 えCRT 画面をリフレプシュさせるための選択信

号BELECTを出力し、マルチプレキサ4に度 扱、またマルチプレキサ7にインペータ9を介し 与える。これによりメインメモリ3から、1行目 の第1ラスタにおける1~4文字分の表示データ が上記タイオングもからラインパッフア5にDM A 転送され、また同時にラインパッフア6からは 他の行の第1ラスタの1~4文字目の4文字分の 表示データが能出されたCBT画面に表示される。

-

上記タイミングもにおける処理が終ると次のタイミングをにおけるDMAを送処理までの間、CPU1は個号DMA ENABLEを出力せず、DISENABLEの状態にあり、他の婚末機器等に対する処理を実行する。

次に例えばタイミングも開始後から40末イタロ砂(μs)後のタイミングもにおいて次の信号 DRQがCRTコントローラ8から出力すると、タイミングものときと同じ動作によつてDMA 転送処理が開始され、ラインパツファ5に1行目の第1ラスタの5~8文字目の4文字分の表示データがDMA 転送され、また同時にラインパツファ

ラインパッフア 5 に対する 1 行分の表示データのD M A 転送が終ると、次のD M A 転送処理のタイミントローラ 8 は、ラインパックを C B T コントローラ 8 は、ラインパッファ 5 に上述の表示データを C B T 固面に表示された 1 行分の表示データを C B T 固面に表示された 1 行分の表示 サーク 5 D M A 転送 5 をサーク 8 B C T を 出力する。この結果、次行目の表示が一ク 1 行分を C B T 固面に表示された 1 行目の表示が一ク 1 行分を C B T 固面に表示される。

そして以下は同様にして、1行分のDMA転送 処理、リフレウシュ処理が終る毎に、CRTコントローラ8は信号8BLECTを切換えることに よりラインペッフア5またはラインペッフア6の 機能を切換え、ラインペフフア5、ラインペッフ ア6に交互にメインメモリ3から1行分の要示デ ータを分散的にDMA転送し、同時にラインペッ 6からは他の行の第1ラスタの5~8文字目の表示データが読出されて表示される。

以下、阿様にして40 μ m 年に1回ずつ信号DRQが出力し、タイミングで、 ta、…、 tze にて1行目の第1ラスタの9~12文字目、13~16文字目、……、77~80文字目の各表示データが4文字分ずつ、ラインペッフア5にDMAを設され、また同時にラインペッフア6からは他の行の第1ラスタの4文字分ずつの表示データが読出され、表示される。

ファ 5、 ラインパウファ 6 から交互に表示データ 1 行分を読出して C R T 画面をリフレクシュする 動作が繰返される。

なお、上記実施例ではラインパツファを2本と したが、3本以上(複数本)であつてもよい。

 のラインパファアからその1行分の表示データを 読出し開始してCRT関面をリフレフシュ開始するようにしたCRT表示制御方式を提供したから、 ラインパファが1本である従来のCBT表示シ シテムに比してリフレフシュ処理が分散して行え、 したがつてCPTの効率が大幅に向上する利点が ある。

4. 図面の簡単な説明

第1図はこの発明の一実施例の回路プロック図、 第2図はDMA転送処理動作を説明するタイムチャー ヤートである。

1 …… C P U 、 2 …… D M A コントローラ、 3 ……メインメモリ、 5 . 6 …… ラインパツファ、 8 …… C R T コントローラ。

等: 許 出 顧 人 カシオ計算機株式会社

.

HOLD RQ
HOLD ACK

DRQ
DACK

DRQ
DACK

DRQ
DACK

DRQ
DACK

DRQ
DACK

CRT
8

CRT

第 2 図

